actoracidectieto 1 4 mar 2002

FORM PTO-139

U.S. DEPARTMENT OF COMMERCE PATENT AND TRADEMARK OFFICE

TRANSMITTAL LETTER TO THE UNITED STATES DESIGNATED/ELECTED OFFICE (DO/EO/US) CONCERNING A FILING UNDER 35 U.S.C. 371


ATTORNEY 'S DOCKET NUMBER

KUBOTA 0007

U.S. APPLICATION NO. (If known, see 37 CFR 1.5

CONCERNING A FILING UNDER 35 U.S.C. 371 INTERNATIONAL APPLICATION NO. INTERNATIONAL FILING DATE PRIORITY DATE CLAIMED PCT/JP00/05947 1 September 2000 17 September 1999 TITLE OF INVENTION PARALLEL COMPUTER ARCHITECTURE, AND INFORMATION PROCESSING UNIT USING THE ARCHITECTURE APPLICANT(S) FOR DO/EO/US FURUSHO, Shinji Applicant herewith submits to the United States Designated/Elected Office (DO/EO/US) the following items and other information: 1. X This is a FIRST submission of items concerning a filing under 35 U.S.C. 371. This is a SECOND or SUBSEQUENT submission of items concerning a filing under 35 U.S.C. 371. This is an express request to begin national examination procedures (35 U.S.C. 371(f)). The submission must include items (5), (6), (9) and (21) indicated below. 3. X The US has been elected by the expiration of 19 months from the priority date (Article 31). 5. X A copy of the International Application as filed (35 U.S.C. 371(c)(2)) Publ. No. WO 01/22229 is attached hereto (required only if not communicated by the International Bureau). has been communicated by the International Bureau. is not required, as the application was filed in the United States Receiving Office (RO/US). [X] An English language translation of the International Application as filed (35 U.S.C. 371(c)(2)). is attached hereto. Ü has been previously submitted under 35 U.S.C. 154(d)(4). Amendments to the claims of the International Aplication under PCT Article 19 (35 U.S.C. 371(c)(3)) are attached hereto (required only if not communicated by the International Bureau). have been communicated by the International Bureau. ŭ have not been made; however, the time limit for making such amendments has NOT expired. have not been made and will not be made. An English language translation of the amendments to the claims under PCT Article 19 (35 U.S.C. 371 (c)(3)). $\overline{\mathfrak{g}}[X]$ An oath or declaration of the inventor(s) (35 U.S.C. 371(c)(4)). An English lanugage translation of the annexes of the International Preliminary Examination Report under PCT Article 36 (35 U.S.C. 371(c)(5)). Items 11 to 20 below concern document(s) or information included: An Information Disclosure Statement under 37 CFR 1.97 and 1.98. 12. X An assignment document for recording. A separate cover sheet in compliance with 37 CFR 3.28 and 3.31 is included, 13. X A FIRST preliminary amendment. 14. A SECOND or SUBSEQUENT preliminary amendment. 15. A substitute specification. 16. A change of power of attorney and/or address letter. A computer-readable form of the sequence listing in accordance with PCT Rule 13ter.2 and 35 U.S.C. 1.821 - 1.825, 18. X A second copy of the published international application under 35 U.S.C. 154(d)(4). 19. X A second copy of the English language translation of the international application under 35 U.S.C. 154(d)(4). 20. X Other items or information: (A) Formal Drawings - 23 Sheets (Figs. 1-7, 8A-C, 9A-C, 10A-C, 11, 12A-F, 13-14, 15A-B, 16A-B & 17-28; (B) Copies of Form PCT/ISA/210 (Int'l. Search Report) & PCT/IPEA/409 (Int'l. Preliminary Exam. Report); and (C) Copies of Notification of Change of Name and Notification of Change of Address, including English translation of each, as filed in the International Application on March 6, 2002.

U.S. APPLICATION OF A GRANGWIN W 37 CFF 150 28 INTERNATIONAL APPLICATION NO. PCT/JP00/05947					ATTORNEY'S DOCKET NUMBER KUBOTA 0007		
21.X The following fees are submitted:					CALCULATIONS PTO USE ONLY		
BASIC NATIONAL FEE (37 CFR 1.492 (a) (1) - (5)):							
Neither international preliminary examination fee (37 CFR 1.482) nor international search fee (37 CFR 1.445(a)(2)) paid to USPTO							
and International Search Report not prepared by the EPO or JPO							
USPTO but International Search Report prepared by the EPO or JPO\$890.00							
International preliminary examination fee (37 CFR 1.482) not paid to USPTO but international search fee (37 CFR 1.445(a)(2)) paid to USPTO \$740.00							
International preliminary examination fee (37 CFR 1.482) paid to USPTO but all claims did not satisfy provisions of PCT Article 33(1)-(4)							
International preliminary examination fee (37 CFR 1.482) paid to USPTO and all claims satisfied provisions of PCT Article 33(1)-(4)							
ENTER APPROPRIATE BASIC FEE AMOUNT =					890.00**		
Surcharge of \$130.00 for furnishing the oath or declaration later than 20 months from the earliest claimed priority date (37 CFR 1.492(e)).							
CLAIMS	NUMBER FILED	NUMBER EXTRA	RATE	\$			
Total claims	11 - 20 =	0	x \$18.00	\$	-0-		
Independent claims	2 -3 =	0	x \$84.00	\$	-0-		
MULTIPLE DEPEN	DENT CLAIM(S) (if ap	~~~~	+ \$280.00	\$	-0-**		
TOTAL OF ABOVE CALCULATIONS = Applicant claims small entity status. See 37 CFR 1.27. The fees indicated above					890.00**		
are reduced by 1/2.					ļ		
SUBTOTAL =				\$	890.00**		
Processing fee of \$130.00 for furnishing the English translation later than 20 30 in on the earliest claimed priority date (37 CFR 1.492(f)).				\$			
TOTAL NATIONAL FEE =				\$	890.00**		
Fee for recording the enclosed assignment (37 CFR 1.21(h)). The assignment must be accompanied by an appropriate cover sheet (37 CFR 3.28, 3.31). \$40.00 per property +				\$	40.00		
TOTAL FEES ENCLOSED =					930.00**		
Filing Fees calculated after entry of the Preliminary Amendment (A) filed concurrently herewith.					unt to be refunded:	\$	
					charged:	\$	
a. \overline{X} A check in the amount of \$ 930.00 to cover the above fees is enclosed.							
b. Please charge my Deposit Account No in the amount of \$ to cover the above fees. A duplicate copy of this sheet is enclosed.							
c. X The Commissioner is hereby authorized to charge any additional fees which may be required, or credit any overpayment to Deposit Account No. 50-1281 . A duplicate copy of this sheet is enclosed.							
d. Fees are to be charged to a credit card. WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.							
mior mattor	i should not be included	on this form. Frovide c	rean cara information	i and a	tutnorization on	P1O-2038.	
NOTE: Where an appropriate time limit under 37 CFR 1.494 or 1.495 has not been met, a petition to revive (37 CFR 1.137 (a) or (b)) must be filed and granted to restore the application to pending status.							
SEND ALL CORRESPONDENCE TO:							
GRIFFIN & SZIPL, P.C.					THE \ \		
Suite PH-1, 2300 Ninth Street, South					Joerg-Uwe		
Arlington, VA 22204-2320							
Telephone: (703) 979-5700 Facsimile: (703) 979-7429 NAME 31,799				,			
Tuosimie. (103)273 / 122				ATION	NUMBER		
Date: 14 March 2002							



PATENT OFFICE
JAPANESE GOVERNMENT

REC'D 2 0 OCT 2000

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年 9月17日

J700/5947

出 願 番 号 Application Number:

平成11年特許願第263793号

EKU


出 類 人 Applicant (s):

ターボデータラボラトリー有限会社

A Profit

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17 I(a) OR (b)



2000年10月 6日

特許庁長官 Commissioner, Patent Office 及川耕



【書類名】

特許願

【整理番号】

PK990016

【あて先】

特許庁長官

【国際特許分類】

殿

G06F 15/80

G06F 15/16

【発明者】

【住所又は居所】

神奈川県横浜市神奈川区松見町4丁目1101番地7コ

ートハウス菊名804号

【氏名】

古庄 晋二

【特許出願人】

【住所又は居所】

東京都台東区松が谷1-9-12 SPKビルディング

604号

【氏名又は名称】 ターボデータラボラトリー有限会社

【代表者】

古庄 晋二

【代理人】

【識別番号】

100103632

【弁理士】

【氏名又は名称】

窪田 英一郎

【選任した代理人】

【識別番号】

100099715

【弁理士】

【氏名又は名称】 吉田 聡

【手数料の表示】

【予納台帳番号】

058377

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書

1



【発明の名称】 並列コンピュータのアーキテクチャおよびこのアーキテクチャ を利用した情報処理ユニット

【特許請求の範囲】

【請求項1】 CPUモジュールと、それぞれがMPUおよびRAMコアとを有する複数のメモリモジュールと、前記CPUとメモリモジュールとの接続、および/または、メモリモジュール間の接続をなす複数組のバスとを備え、CPUから各メモリモジュールのMPUに与えられるインストラクションにより、各メモリモジュールのMPUが作動するように構成された並列コンピュータのアーキテクチャであって、

所定の関連を有する一連のデータに、空間IDが付与され、各メモリモジュールのMPUが、少なくとも、当該空間ID、自己が管理する一連のデータの部分に関する論理アドレス、当該部分のサイズ、および、一連のデータのサイズを含むテーブルを管理し、かつ、

各メモリモジュールのMPUが、受理したインストラクションに、自己が管理する一連のデータの部分が関与しているか否かを判断して、RAMコアに記憶されたデータを読み出してバスに送出し、バスを介して与えられたデータをRAMコアに書き込み、データに必要な処理を施し、および/または、前記テーブルを更新するように構成されたことを特徴とする並列コンピュータのアーキテクチャ

【請求項2】 前記MPUが、CPUから与えられた空間IDを、自己が管理 する1以上の一連のデータの空間IDと比較する空間コンパレータと、

CPUから与えられた論理アドレスと、自己が管理するデータの部分の論理アドレスとを比較するアドレスコンパレータと、

当該論理アドレスに基づき、自己のRAMセル上の物理アドレスを算出するアドレスカリキュレータとを有することを特徴とする請求項1に記載のコンピュータアーキテクチャ。

【請求項3】 前記メモリモジュールの各々が、CPUモジュールおよび他の メモリモジュールとの同期をなすための同期信号を受け入れ、かつ、



【プルーフの要否】 要

前記複数組のバスの何れかとの接続が可能な入力と、前記複数組のバスの他の 何れかとの接続が可能な出力を備え、少なくとも、前記同期信号にしたがって、 前記何れかのバスと入力との接続により、データを入力しつつ、前記他の何れか のバスと出力との接続により、データを出力できるように構成されたことを特徴 とする請求項1または2に記載のコンピュータアーキテクチャ。

【請求項4】 前記複数組のバスの各々に、前記CPUモジュールと何れかの メモリモジュールの入力または出力との間、および/または、他の何れかのメモ リモジュールの入力または出力と、さらに他のメモリモジュールの出力または入 力との間の接続を規定するためのスイッチが設けられ、

前記スイッチの切換により、複数組のバスの各々において、並列的にデータの 授受が実現されることを特徴とする請求項3に記載のコンピュータアーキテクチ □ ヤ。

前記複数組のバスのうちの何れかである第1のバスに、何れか 【請求項5】 📳 のメモリモジュールの出力と、他の何れかのメモリモジュールの入力とが接続さ れ、かつ、前記複数組のバスのうち、他の何れかである第2のバスに、当該他の 何れかのメモリモジュールの出力と、さらに他の何れかのメモリモジュールの入 力とが接続され、第1のバスにおけるデータの授受と、第2のバスにおけるデー タの授受が並列的に進行することを特徴とする請求項 4 に記載のコンピュータア ーキテクチャ。

【請求項6】 前記バスとメモリモジュールとの間の接続を繰り返して、多段 のメモリモジュール間の接続を形成することを特徴とする請求項5に記載のコン ピュータアーキテクチャ。

【請求項7】 前記MPUが、一連のデータ中の特定の要素を削除し、前記一 連のデータ中に特定の要素を挿入し、或いは、一連のデータの末尾に特定の要素 を追加することを示すインストラクションを受理すると、テーブルを参照して、 自己の管理するデータの領域と、削除、挿入或いは追加にかかる要素の位置とを 比較して、当該比較結果に応じて、前記テーブルの内容を更新することを特徴と する請求項1ないし6の何れか一項に記載のコンピュータアーキテクチャ。

【請求項8】 前記MPUが、与えられたインストラクションに応答して、一 連のデータ中の要素を特定するための添え字を変換し、および/または、要素に 特定の修飾を与える値変換を実行することを特徴とする請求項1ないし7の何れ か一項に記載のコンピュータアーキテクチャ。

【請求項9】 CPUモジュールと、それぞれがMPUおよびRAMコアとを有する複数のメモリモジュールと、前記CPUとメモリモジュールとの接続、および/または、メモリモジュール間の接続をなす複数組のバスとを備え、CPUから各メモリモジュールのMPUに与えられるインストラクションにより、各メモリモジュールのMPUが作動するように構成された情報処理ユニットであって

所定の関連を有する一連のデータに、空間IDが付与され、各メモリモジュールのMPUが、少なくとも、当該空間ID、自己が管理する一連のデータの部分に関する論理アドレス、当該部分のサイズ、および、一連のデータのサイズを含むテーブルを管理し、かつ、

各メモリモジュールのMPUが、受理したインストラクションに、自己が管理する一連のデータの部分が関与しているか否かを判断して、RAMコアに記憶されたデータを読み出してバスに送出し、バスを介して与えられたデータをRAMコアに書き込み、データに必要な処理を施し、および/または、前記テーブルを更新するように構成されたことを特徴とする情報処理ユニット。

【請求項10】 前記CPUモジュールが、レガシーメモリ、入力装置および表示装置を相互接続する他のバスと連結可能に構成されたことを特徴とする請求項9に記載の情報処理ユニット。

【請求項11】 請求項9に記載の情報処理ユニットと、CPUモジュールと 他のバスを介して連結された1以上のレガシーメモリを含む記憶装置、入力装置 および表示装置とを有することを特徴とするコンピュータシステム。

【発明の詳細な説明】

[0001]

【産業上の技術分野】

本発明は、SIMD(Single Instruction Stream, Multiple Data Stream)を 実現可能な並列コンピュータのアーキテクチャに関し、より詳細には、適切かつ The state of the s

高速なメモリ制御により、汎用的な並列演算が可能なコンピュータアーキテクチャに関する。

[0002]

【従来の技術】

社会全体のさまざまな場所にコンピュータが導入され、インターネットをはじめとするネットワークが浸透した今日では、そこここで、大規模なデータが蓄積されるようになった。このような大規模データを処理するには、膨大な計算が必要で、そのために並列処理を導入しようと試みるのは自然である。

[0003]

さて、並列処理アーキテクチャは「共有メモリ型」と「分散メモリ型」に大別される。前者(「共有メモリ型」)は、複数のプロセッサが1つの巨大なメモリ空間を共有する方式である。この方式では、プロセッサ群と共有メモリ間のトラフィックがボトルネックとなるので、百を越えるプロセッサを用いて現実的なシステムを構築することは容易ではない。したがって、例えば10億個の浮動小数点変数の平方根を計算する際、単一CPUに対する加速比は、せいぜい100倍ということになる。経験的には、30倍程度が上限である。

後者(「分散メモリ型」)は、各プロセッサがそれぞれローカルなメモリを持ち、これらを結合してシステムを構築する。この方式では、数百~数万ものプロセッサを組み込んだハードウェアシステムの設計が可能である。したがって、上記10億個の浮動小数点変数の平方根を計算する際の単一CPUに対する加速比を、数百~数万倍とすることが可能である。しかしながら、後者においても、後述するいくつかの課題が存在する。

本出願は、「分散メモリ型」に関するものであり、この方式について最初に多 少の考察を加えながら従来技術との比較を行うことにする。

[0004]

【課題を解決するための手段】

[第1の課題:巨大配列の分掌管理]

「分散メモリ型」の第1の課題は、データの分掌管理の問題である。

巨大なデータ (一般的には配列なので、以降、配列で説明する) は、1つのプ

ロセッサの所有するローカルメモリに収容できるものではなく、必然的に複数のローカルメモリに分掌管理される。効率的かつ柔軟な分掌管理メカニズムを導入しないと、プログラムの開発および実行に際してさまざまな障害を抱え込むことになることは明らかである。

[0005]

[第2の課題:プロセッサ間通信の効率の低さ]

分散メモリ型システムの各プロセッサが、巨大配列にアクセスしようとすると、自己の所有するローカルメモリ上の配列要素に対しては速やかにアクセスできるものの、他のプロセッサが所有する配列要素へのアクセスはプロセッサ間通信を必須とする。このプロセッサ間通信はローカルメモリとの通信に比べ、極端にパフォーマンスが低く、最低でも100クロックかかると言われている。このため、ソート実施時には、巨大配列全域にわたる参照が実施され、プロセッサ間通信が多発するため、パフォーマンスが極端に低下する。

[0006]

この問題点につき、より具体的に説明を加える。1999年現在、パソコンは、1~数個のCPUを用いて、「共有メモリ型」として構成されている。このパソコンに使用される標準的なCPUは、メモリバスの5~6倍程度の内部クロックで動作し、その内部に自動的な並列実行機能やパイプライン処理機能が装備されており、およそ1データを1クロック(メモリバス)で処理できる。

「共有メモリ型」であるパソコンにて巨大配列のソート処理を行う場合、1データについて1クロックを要し、このため、1データに100クロック(メモリバス)を要する、「分散メモリ型」のマルチプロセッサシステムの100倍のパフォーマンスを発揮することも考えられる。

[0007]

[第3の課題:プログラムの供給]

「分散メモリ型」の第3の課題は、多数のプロセッサにどうやってプログラム を供給するか、という問題である。

非常に多数のプロセッサに、別々のプログラムをロードし、全体を協調動作させる方式 (MIMD: Multiple Instruction Stream, Multiple Data Stream)

では、プログラムの作成、コンパイル、配信のために多大な負荷を要する。

その一方、多数のプロセッサを同一のプログラムで動作させる方式 (SIMD: Single Instruction Stream, Multiple Data Stream) では、プログラムの自由度が減少し、所望の結果をもたらすプログラムが開発できない事態も想定される。

[0008]

本発明は、「分散メモリ型」の上記第1ないし3の課題を解決する方法およびコンピュータアーキテクチャを提供する。第1の「巨大配列の分掌管理」の課題は、配列の各要素の配置(物理アドレス)を、各プロセッサモジュールが統一的な方法で分掌管理することで解決できる。この手法により、ガーベージコレクションの必要性が無くなり、配列要素の挿入・削除が数クロックで完了し、SIMDを実現する上で欠かせない各プロセッサの暗黙の(非明示的)処理分担を割り付けることもできる。この方法は、後ほど「多空間メモリ」という概念で説明される。


[0009]

第2の「プロセッサ間通信の効率の低さ」の課題は、達成しようとする処理に応じて各プロセッサ間をつなぎ替え、各接続経路毎に、定められた種類のデータを、定められた順番で、1方向に連続転送することで、バスの能力を100%近くまで使用できるよう通信をスケジュール化し、同時に巨大パイプライン処理を実現することで解決できる。

その有効性を実証するため、後ほど、現実的なシステム設計で、10億行のソートを1秒程度で完了するシステムの構成方法を例示するであろう。これは、既知の最高速の装置に比べて、1万倍以上高速である。この方法は、後ほど「組替えバス」技術として説明される。

[0010]

第3の「プログラムの供給」の課題は、SIMD方式を採用することで解決できる。SIMDの場合は、各プロセッサの暗黙の(非明示的)処理分担をどうやって決定するか?が最大の問題であるが、前述の「多空間メモリ」技術にてこの処理分担が自動的に決定でき、SIMDであってもプログラムの自由度を保持す



つまり、本発明は、分散メモリー型において、単一命令により種々のメモリー に記憶された配列中の要素を入出力し、著しく高速な並列処理を実現可能なコン ピュータアーキテクチャを提供することを目的とする。

[0011]

【課題を解決するための手段】

本発明の目的は、CPUモジュールと、それぞれがMPUおよびRAMコアと を有する複数のメモリモジュールと、前記CPUとメモリモジュールとの接続、 および/または、メモリモジュール間の接続をなす複数組のバスとを備え、CP Uから各メモリモジュールのMPUに与えられるインストラクションにより、各 メモリモジュールのMPUが作動するように構成された並列コンピュータのアー キテクチャであって、所定の関連を有する一連のデータに、空間 I Dが付与され 、各メモリモジュールのMPUが、少なくとも、当該空間ID、自己が管理する 一連のデータの部分に関する論理アドレス、当該部分のサイズ、および、一連の 🏺 データのサイズを含むテーブルを管理し、かつ、各メモリモジュールのMPUが 、受理したインストラクションに、自己が管理する一連のデータの部分が関与し ているか否かを判断して、RAMコアに記憶されたデータを読み出してバスに送 出し、バスを介して与えられたデータをRAMコアに書き込み、データに必要な 処理を施し、および/または、前記テーブルを更新するように構成されたことを 特徴とする並列コンピュータのアーキテクチャにより達成される。

[0012]

本発明によれば、空間IDを用いて一連のデータを把握するため、当該一連の データが、多数のメモリモジュールにより分掌されても、各メモリモジュールの MPUが、当該一連のデータを確実に認識することができる。また、メモリモジ ュールは、一連のデータおよび自己が管理するその部分を、テーブルにて把握し ているため、インストラクションの受理にしたがって、そのテーブルを参照して 、所定の処理を実行することができる。これにより、単一インストラクションに 基づく、各MPUでの並列処理が実現できる。

[0013]

本発明の好ましい実施態様においては、MPUは、CPUから与えられた空間 IDを、自己が管理する1以上の一連のデータの空間 IDと比較する空間コンパレータと、CPUから与えられた論理アドレスと、自己が管理するデータの部分の論理アドレスとを比較するアドレスコンパレータと、当該論理アドレスに基づき、自己のRAMセル上の物理アドレスを算出するアドレスカリキュレータとを有している。これらコンパレータおよびカリキュレータは、ハードウェアにて構成されても良いし、MPUのプログラムによりソフトウェアとして実現されるものであっても良い。

[0014]

また、本発明の好ましい実施態様においては、メモリモジュールの各々が、CPUモジュールおよび他のメモリモジュールとの同期をなすための同期信号を受け入れ、かつ、前記複数組のバスの何れかとの接続が可能な入力と、前記複数組のバスの他の何れかとの接続が可能な出力を備え、少なくとも、前記同期信号にしたがって、前記何れかのバスと入力との接続により、データを入力しつつ、前記他の何れかのバスと出力との接続により、データを出力できるように構成されている。

本実施の形態によれば、同期信号にしたがって、メモリモジュールからのデータ出力およびメモリモジュールへのデータ入力がなされ、かつ、バスの接続の制御により、適切に並列処理を実現することが可能となる。

[0015]

複数組のバスの各々には、前記CPUモジュールと何れかのメモリモジュールの入力または出力との間、および/または、他の何れかのメモリモジュールの入力または出力と、さらに他のメモリモジュールの出力または入力との間の接続を規定するためのスイッチが設けられ、スイッチの切換により、複数組のバスの各々において、並列的にデータの授受が実現されるのがより好ましい。これにより、複数組のバスをより有効に利用することが可能となり、より並列性を高めることが可能となる。

[0016]

本発明のさらに好ましい実施態様においては、複数組のバスのうちの何れかで

ある第1のバスに、何れかのメモリモジュールの出力と、他の何れかのメモリモジュールの入力とが接続され、かつ、前記複数組のバスのうち、他の何れかである第2のバスに、当該他の何れかのメモリモジュールの出力と、さらに他の何れかのメモリモジュールの入力とが接続され、第1のバスにおけるデータの授受と、第2のバスにおけるデータの授受が並列的に進行する。このように、コンピュータの実施態様によれば、CPUモジュールと、メモリモジュールとにより、パイプライン処理を実現することが可能となる。バスとメモリモジュールとの間の接続を繰り返して、多段のメモリモジュール間の接続を形成するのがより好ましい。

[0017]

本発明の別の好ましい実施態様においては、MPUが、一連のデータ中の特定の要素を削除し、前記一連のデータ中に特定の要素を挿入し、或いは、一連のデータの末尾に特定の要素を追加することを示すインストラクションを受理すると、テーブルを参照して、自己の管理するデータの領域と、削除、挿入或いは追加にかかる要素の位置とを比較して、当該比較結果に応じて、前記テーブルの内容を更新する。すなわち、MPUにおいて、自己が管理するテーブルを更新する、すなわち、リマッピングをすることにより、要素の削除、挿入および追加を実現することが可能となる。

[0018]

本発明のさらに別の実施態様においては、MPUが、与えられたインストラクションに応答して、一連のデータ中の要素を特定するための添え字を変換し、および/または、要素に特定の修飾を与える値変換を実行する。

また、本発明の目的は、CPUモジュールと、それぞれがMPUおよびRAMコアとを有する複数のメモリモジュールと、前記CPUとメモリモジュールとの接続、および/または、メモリモジュール間の接続をなす複数組のバスとを備え、CPUから各メモリモジュールのMPUに与えられるインストラクションにより、各メモリモジュールのMPUが作動するように構成された情報処理ユニットであって、所定の関連を有する一連のデータに、空間IDが付与され、各メモリモジュールのMPUが、少なくとも、当該空間ID、自己が管理する一連のデー

タの部分に関する論理アドレス、当該部分のサイズ、および、一連のデータのサイズを含むテーブルを管理し、かつ、各メモリモジュールのMPUが、受理したインストラクションに、自己が管理する一連のデータの部分が関与しているか否かを判断して、RAMコアに記憶されたデータを読み出してバスに送出し、バスを介して与えられたデータをRAMコアに書き込み、データに必要な処理を施し、および/または、前記テーブルを更新するように構成されたことを特徴とする情報処理ユニットによっても達成される。たとえば、前記ユニットが単一の回路基板に形成され、CPUモジュールが、レガシーメモリ、入力装置および表示装置を相互接続する他のバスと連結可能に構成されていても良い。

[0019]


さらに、本発明の目的は、上記情報処理ユニットと、CPUモジュールと他のバスを介して連結された1以上のレガシーメモリを含む記憶装置、入力装置および表示装置とを有することを特徴とするコンピュータシステムによっても達成される。

[0020]

【発明の実施の形態】

[ハードウェア構成]

以下、添付図面を参照して、本発明の実施の形態につき説明を加える。図1は、本発明の実施の形態にかかるコンピュータシステムの構成を示すブロックダイヤグラムである。図1に示すように、コンピュータシステム10は、単一命令による並列演算を実現するCPUモジュール12と、並列演算のために必要な種々のデータを記憶するメモリモジュール14-1、14-2、14-3、…と、必要なプログラムやデータを記憶する固定記憶装置16と、キーボードやマウスなどの入力装置18と、CRTなどからなる表示装置20と、種々の形式のデータ等が記憶されているレガシーメモリ22とを備えている。また、バス24-1、24-2、…において、CPUモジュール12、各メモリモジュール14との接点には、スイッチ28-1、28-2、28-3、…などが配設され、選択された回路要素間における情報の授受が可能となっている。また、CPUモジュール12とメモリモジュール14-1との間、隣接するメモリモジュール間において



[0021]

CPUモジュール12と、メモリモジュール14との間には、複数のバス24 - 1、24-2、24-3、24-4、…とが設けられている。したがって、CPUモジュール12とメモリモジュール14との間、および、メモリモジュール間は、上記バスによりデータ等の授受が可能となっている。また、CPU12と、メモリモジュール14との間には、制御信号ライン25が設けられ、CPU12から発せられるインストラクションなどが、全てのメモリモジュール14に伝達されるようになっている。

[0022]

さらに、CPU12と、他の構成要素(たとえば、固定記憶装置16、入力装置18など)との間には、ローカルバス26が配設されており、これらの間でもデータ等の授受が可能となっている。CPU12は、固定記憶装置16に記憶され、或いは、バス26上に接続されたRAMのような他の記憶装置(図示せず)に記憶されたプログラムを読み出し、このプログラムにしたがって、以下に示すメモリモジュール14へのインストラクションの送出を含むデータの授受のほか、スイッチ28、30の制御等を実行する。また、CPU12は、プログラムにしたがって、レガシーメモリ22に記憶された種々の形式のデータを受け入れて、この形式のデータを、CPU12、メモリモジュール14、バス24からなる系にて処理可能な一連のデータ(配列)に変換し、これらを、各メモリモジュール14に記憶させることもできる。

[0023]

図2は、各メモリモジュール14の概略を示すブロックダイヤグラムである。 図2に示すように、メモリモジュール14は、CPUモジュール12から与えられるクロックなど同期信号を受け入れるクロックバッファ32と、データを記憶するRAMコア34と、後述する空間IDやデータの要素番号等を把握し、CPU12からのインストラクションなどを受理した場合に、空間IDや要素番号に基づき、RAMコア34へのデータ書き込みやRAMコアからのデータ読み出し を制御するMPU36と、バスの何れかからのデータを受け入れて、RAMコア34に供給し、および/または、RAMコア34からのデータを何れかのバスに送出するI/O38とを有している。この実施の形態において、メモリモジュール14は、制御信号ライン25を介して、CPUからのインストラクションを受け入れ、MPU36が、このインストラクションに応答して、RAMコア34のデータを読み出し、RAMコア34にデータを書き込み、或いは、データに所定の処理を施すことができるようになっている。また、RAMコア34へのデータアクセスや、I/Oを介してデータ入力およびデータ出力は、クロックバッファ32に与えられるクロックなどの同期信号に基づき実行される。

[0024]

図1および図2から明らかなように、本発明において、コンピュータシステム 10は、メモリ共有型のシステムであると考えることができる。また、後述するように、制御信号ライン25を介して、各メモリモジュール14にインストラクションを与えることにより、各メモリモジュール14が並列的に処理を実行する。また、バスへのデータ出力およびバスからのデータ入力などが、所定の同期信号に基づき実行される。したがって、このコンピュータシステム10は、SIM Dの形態をなしていると考えることができる。

[0025]

[実現される機能の概略]

このような構成を有するコンピュータシステム10につきより詳細な説明を加える前に、本コンピュータシステム10により実現される機能の概略を簡単に説明する。

(1) 多空間メモリ

本明細書において、多空間メモリとは、メモリ空間を、空間IDとアドレスとに基づきアクセスするために割り当てられたメモリ空間をいう。これにより、一連のデータが多数のプロセッサに分掌されていても、各プロセッサが、これを確実に分離、認識することができる。

従来のメモリ空間においては、プロセス毎に個別の領域を割り当てることはあっても、一連の変数(配列、構造体など)毎に目盛り空間を割り当てることは行

われてこなかった。したがって、以下、このような従来のメモリ空間を「単一メ モリ空間」と称する。単一メモリ空間のシステムにおいては、アドレスのみを用 いてデータにアクセスしているため、関連を有する一連のデータを分離したり、 認識することができなかった。このため、実際には並列処理が可能であっても、 その可否を判断できない場合が多かった。また、ある単一メモリ空間に、新たな 一連のデータを収容させる場合に、当該一連のデータの収容場所を確保するため に、ガーベージコレクションを実行する必要があった。

[0026]

これに対して、本発明においては、メモリ空間に、空間IDを導入し、一連の データについて同一のIDを付与している。また、メモリモジュール14におい ★ て、自身のRAMコア34に保持されているデータに関する空間IDを把握し、 これにより、各メモリモジュール14自体が、現在アクセスされているデータの 🏥 空間IDを参照することにより、自己の作動の是非を決定することができる。ま こた、各メモリモジュールが空間IDと関連付けて、一連のデータの全部或いは一 部を保持できるため、ある一連のデータを、複数のメモリモジュール14に分割 して記憶させることができ、これによりガーベージコレクションを不要にするこ とができる。

[0027]

たとえば、図3に示すように、単一メモリ空間において、"A"という一連の データ、"B"という一連のデータ、…が収容されている場合を考える。たとえ ば、ここで、全メモリサイズが32ワードで、上記一連のデータのサイズの総和 が30ワードであると仮定する。これら一連のデータは、空間中に点在している ため、未使用のメモリサイズは、12ワードであるにもかかわらず、実際に格納 できる一連のデータのサイズは3ワードに限定される。このため、3ワードを超 えたサイズを有する新たな一連のデータを収容すべき場合には、ガーベージコレ クションを実行しなければならない。その一方、図4に示すように、本発明にお いては、一連のデータの各々に、空間IDが付与されている。これらは、空間I Dと関連付けられて、1以上のメモリモジュール14に記憶される。したがって 、未使用のサイズと収容可能なサイズとを一致させることが可能となる。



(2) メモリモジュール

また、本発明においては、各メモリモジュール14が、MPU36を有し、上記空間IDのほか、自己が保持する一連のデータの各々の要素番号を把握している。したがって、CPU12からのインストラクションを受理した後、MPU36が、インストラクションにしたがってアクセスすべきデータが、自己のRAMコア34中に保持されているものか否かを判断して、アクセスに必要の是非を決定することができる。さらに、各メモリモジュール14が、自己のRAMコア34に格納されている配列要素の添え字の範囲から、SIMDでのインストラクションにおける暗黙の処理の分担範囲を決定することが可能である。

[0029]

また、本発明においては、メモリモジュール14が、アドレスリマッピングを 実行できるようになっている。たとえば、図5に示すように、ある配列の所定の 位置に特定の要素を挿入する場合、その他、所定の位置の要素を削除し、或いは 、配列の末尾に所定の要素を追加する場合にも、本実施の形態においては、当該 配列に関連する要素を保持しているメモリモジュールの各々において、MPU3 6が、アドレスリマッピングを実行することにより、並列的かつ高速に、これら を実現することができる。さらに、図6に示すように、配列の要素(値)に修飾 を与える場合(たとえば、各値に「1」を加える場合)にも、関連する配列の要 素を保持するメモリモジュールの各々において、MPU36が、並列的かつ高速 に、必要な処理を行うことができる。

[0030]

また、メモリモジュール14においては、MPU36が、RAMコア34にて記憶すべきデータの各々のサイズを把握し、圧縮した形態にてこれらを記憶することができる。たとえば、あるメモリモジュール14にて、整数値のデータを保持すべき場合に、実際のデータ値が"0"ないし"3"までの値しか取り得ない場合には、MPU36は、各データのために2ビットのみを用意する。CPU12との間では、1つの整数を表現するために32ビットを使用していた場合には、メモリモジュール14とCPU12との間での通信のために、MPU36が、

データ形式を変更して、CPU12との授受をなせば良い。これにより、RAMコア34をより無駄なく利用することが可能となる。また、文字列のような長さの異なるデータについても、同様にデータ長を変更して記憶することができるようになっている。

[0031]

一さらに、メモリモジュール14においては、所定の空間IDに関連付けられた データや、所定の範囲の要素番号を付されたデータに、特定の値(たとえば、「 0」)をセットすることができるようになっている。これにより、メモリモジュ ール14内で、高速に初期化の処理を実行することが可能となる。また、メモリ モジュール14においては、ある特定のデータ(配列)中の値を検索することや 、添字の範囲をチェックすることが可能である。

[0032]

(3)組み替え可能バス

本発明においては、CPU12が、スイッチ28-1、28-2、…およびスイッチ30-1、30-2、…を選択的にオン/オフして、データの授受をなすべきメモリモジュール14を指定することにより、パイプライン処理を実現している。たとえば、図7に示すように、あるメモリモジュール14-iから出力されたデータを、他のメモリモジュール14-jに与え、かつ、当該他のメモリモジュール14-jから出力されたデータを、さらに他のメモリモジュール14-kに伝達すべき場合には、CPU12は、バス24-mを、メモリモジュール14-i、14-jのために割り当て、かつ、バス24-nを、メモリモジュール14-j、14-kのために割り当てるように、各スイッチの状態を設定する。【0033】

さらに、これらパイプライン処理は、単一のメモリモジュール間の接続により 実現される場合だけでなく、複数の一連のメモリモジュール(メモリモジュール 群)の間の接続により実現することも可能である。達成しようとする処理に応じ て、各メモリモジュール間をつなぎ替え、各接続経路毎に、定められた種類のデ ータを定められた順序にて一方向に連続転送することで、バスの能力を100% 近く使用できるように、通信をスケジュール化することができる。これにより、 分散メモリ型の並列処理システムの最大の問題であった、プロセッサ間通信のパフォーマンスの低さを、解消することができる。

このように構成されたコンピュータシステム10において、多空間メモリの具体的構成および多空間メモリにおけるシステムの作動につき説明を加える。

[0034]

[多空間メモリ]

図8は、多空間メモリの下での、メモリモジュール14の構造を説明するための図である。図8(a)に示すように、メモリモジュール14中のRAMコア34には、空間ID管理テーブルが設けられる。これにより、メモリモジュール14のMPU36は、自己が保持するデータの空間ID等必要な情報を把握することが可能となる。

図8(b)に示すように、空間ID管理テーブルには、自己が保持するデータ群ごとの、空間ID、CPUの管理の下での、データ群の論理開始アドレス、データ群が割り付けられた領域のサイズ、RAMコア34中の物理開始アドレス、当該空間IDを有する一連のデータの全サイズ、および、アクセス制限を示すアクセス制限フラグが格納されている。アクセス制限フラグは、この実施の形態においては、読み出しのみ可能(R)、書き込みのみ可能(R)、読み書き可能(RW)の3つの状態を示すことができるようになっている。

[0035]

メモリモジュール14のMPU36は、ある空間IDを有するデータ群が与えられた際に、RAMコア34中に当該データ群を収容すべき、1以上の領域を見出して、当該領域にデータ群をそのまま、或いは、2以上に分割して収容する。この際に、与えられた空間ID、論理開始アドレス、全サイズ、アクセス制限フラグとともに、実際にデータを収容したRAMコア中の論理開始アドレスや、割り付け領域サイズも、空間ID管理テーブルに記憶される。図8(c)は、図8(b)による空間ID管理テーブルにしたがったRAMコア36中のデータを示す図である。

[0036]

[メモリアクセスの概略説明]

このように構成されたメモリモジュール14へのアクセスにつき以下に説明を加える。図9に示すように、まず、CPU12が、空間IDおよび論理アドレス、並びに、必要なインストラクション(たとえば、データの書き込みや読み出し)を、制御信号ライン25を介して、全てのメモリモジュール14に伝達する。各メモリモジュール14においては、これに応答して、MPU36に設けられた空間コンパレータ52が、空間IDと、自己の空間ID管理テーブル上に保持さ

れている空間IDとを比較して、同一のものを、自己が保持しているかを判断し、また、、アドレスコンパレータ54が、論理アドレスについて、同様の判断を行う。次いで、メモリモジュール14のMPU36が、自己のRAMコア34に、インストラクションによる処理対象となるデータが保持されていると判断した場合には、アドレスカリキュレータ56が、空間ID管理テーブルを参照して、RAMコア34中の物理アドレスを算出し、処理対象となるデータを特定する。

このようにして、データが特定された後に、MPU36は、CPU12から与えられたインストラクションに応じた処理(たとえば、データの書き込みや読み出し)を実行し、必要な場合には、データをCPU12に伝達する(図9(c)参照)。

[0037]

[多空間メモリのより具体的な動作:配列中の要素の削除等]

たとえば、ある空間 I Dをもつ一連のデータ(以下、これを場合によって「配列」と称する。)が、1以上のメモリモジュール14に収容された状態から、特定の要素が削除された状態までの一連の動作につき以下に説明する。

あるメモリモジュール14-iにおいて、空間ID「010」に属するデータ群が、図10(a)に示すように格納され、多のメモリモジュール14-jにおいて、空間ID「010」に属するデータ群が、図10(b)に示すように格納されている場合を考える。たとえば、メモリモジュール14-iにおいては、論理アドレス「0」から「59」までのデータが、そのRAMコアの物理アドレス「100」から記憶されていることがわかる。この場合に、みかけの配列は、図10(c)に示すようなものとなる。


[0038]

このように複数のメモリモジュールに、ある配列が格納されている場合に、特定の要素を削除する際の処理につき以下に述べる。CPU12から、各メモリモジュール14-1、14-2、…に、制御信号ライン25を介して、空間ID「010」の要素「50~59」を削除するというインストラクションが発せられた場合を考える。図11および図13は、ある空間ID中の所定の範囲の要素を削除するというインストラクションを受理した各メモリモジュールにて実行される処理を示すフローチャートである。

[0039]

各メモリモジュールのMPU36は、制御信号ライン25を介して与えられたインストラクションを受理して、その内容を解釈し(ステップ1101)、インストラクション中の「空間ID」を調べ(ステップ1102)、自己のRAMコア34が保持するデータの空間IDに関連しているか否かを判断する(ステップ1103)。ステップ1103にてノー(No)と判断された場合には、処理を終了し、その一方、イエス(Yes)と判断された場合には、MPU36は、空間ID管理テーブルを参照して、当該空間IDに関するデータ群が書き込み可能な状態になっているか、或いは、削除要求のあった範囲のサイズが、全サイズよりも小さいか否かなどを判断する(ステップ1104)。チェックによって異常があると判断された場合(ステップ1105でイエス(Yes))には、MPU36は、制御信号ライン25を介してエラーが生じたことを通知する。その一方、異常がない場合には、MPU36は、インストラクションにより削除を要求された範囲と、自己のRAMコア34にて保持する要素の範囲とを比較し(ステップ1107)、その比較結果によって(ステップ1108)、種々の処理を実行する。【0040】

まず、削除要求のあった範囲が、自己の保持する要素の範囲よりも後ろである場合(図11の「A」および図12(a)参照)には、MPU36は何ら処理を実行しない(ステップ1109参照)。削除要求のあった範囲が、自己の保持する要素の後方に重なって位置している場合(図11の「B」および図12(b)参照)には、MPU36は、割り付け領域サイズを更新する(ステップ1110)。すなわち、削除要求範囲の先頭(矢印1201参照)から、自己のRAMコ



[0041]

その一方、削除要求のあった範囲が、自己の保持する要素の範囲よりも前方である場合(図11の「C」および図12(c)参照)には、MPU36は、論理開始アドレスを、削除要求のあったサイズ分だけ減じるように、論理開始アドレスを更新する(ステップ1111)。さらに、削除要求のあった範囲が、自己の保持する要素の範囲よりも前方で、かつ、一部だけ重なる場合(図11の「D」および図12(d)参照)には、MPU36は、論理開始アドレスを、削除要求のあった範囲の先頭の値に変更するとともに、物理開始アドレスを、削除要求のあった範囲の未尾の値「+1」に対応する物理アドレスに変更する(ステップ1112)。次いで、MPU36は、割り付け領域サイズを更新する(ステップ1113)。

[0042]

また、削除要求のあった範囲が、自己の保持する要素の範囲を包含する場合(図11の「E」および図12(e)参照)には、MPU36は、当該空間IDに関する種々のデータを、空間ID管理テーブルから削除する(図13のステップ1114)。最後に、削除要求のあった範囲が、自己の保持する要素の範囲に包含される場合(図11の「F」および図12(f)参照)には、空間ID管理テーブルを二つに分割して、削除範囲より前方に関する種々のデータと、削除範囲より後方に関する種々のデータに関するものを生成する(ステップ1115)。或いは、MPU36は、自己のRAM34に関して、ガベージコレクションを時刻しても良い。

[0043]

このようにして、CPU12からの単一命令(ある空間IDの削除命令)に応答して、各メモリモジュール14が動作して、所定のメモリモジュールにて必要な処理が並列的に実行される。

次に、ある空間 I Dを有する配列の末尾に、ある要素を追加する場合につき簡単に説明する。図14は、ある空間 I Dの配列の末尾に要素を追加するというイ

ンストラクションを受理した各メモリモジュールにて実行される処理を示すフローチャートである。図14のステップ1401~ステップ1406は、図11のステップ1101~ステップ1106に対応する。次いで、各メモリモジュール14のMPU36は、追加すべき要素を、自己のRAMコア34に記憶すべきか否かを判断する(ステップ1407)。これは、MPU36が、自己の空間ID管理テーブルを参照することにより実現できる。ステップ1407にてイエス(Y

es)と判断された場合には、空間 I D管理テーブル中の必要な値を更新し(たとえば、割り付け領域サイズを、追加する要素数に応じて変更する)、次いで、R AMセル中の所定の領域に、追加すべき要素を書き込む(ステップ1409)。或いは、空間 I D管理テーブルの種々の値を生成して、対応するR AMセル中の領域に、追加すべき要素が書き込まれても良い。

[0044]

次いで、MPU36は、空間ID管理テーブル中の当該空間IDに関連する「全サイズ」の値を更新する(ステップ1410)。ステップ1407においてノー(No)と判断された場合にも、空間ID管理テーブル中の関連する「全サイズ」の値が更新される。

配列中の任意の位置に要素を追加する場合にも、削除要求と略同等の処理が、 各メモリモジュール14にて実行される。

[0045]

[多空間メモリのより具体的な動作:配列の結合および分割]

次に、図15(a)に示すように、複数の配列を結合したり、或いは、図15(b)に示すように、単一の配列を複数の配列に分割する場合につき説明を加える。本実施の形態にかかるコンピュータシステム10においては、ある空間ID(図15(a)においては空間ID「100」)を有する配列、および/または、他の空間ID(図15(b)においては空間ID「100」)を有する配列が、単一のメモリモジュールのRAMコアに収容されていても良いし、或いは、複数のメモリモジュールのRAMコアに収容されていても良い。

図16は、空間ID「10」を有する配列および空間ID「11」を有する配列、並びに、これらがメモリモジュール中に収容された状態を示す図である。図

16(a)においては、その空間IDが「10」であり、かつ、各要素のサイズが10ワードである配列1501が示されている。この配列1501中の要素は、メモリモジュール14-1ないし14-xに収容されている。また、図16(b)においては、その空間IDが「11」であり、かつ、各要素のサイズが10ワードである配列1510が示されている。この配列1510の要素も、メモリモジュール14-1ないし14-xに収容されている。

[0046]


CPU12が、制御信号ライン25を介して、「空間ID「10」の配列と空間ID「11」の配列とを結合する」旨のインストラクションを発すると、各メモリモジュール14は、これを受理して、自己の保持しているデータの空間IDに関するインストラクションであるか否かを判断する。これらの処理は、図11のステップ1101ないしステップ1106と略同様である。

○ 次いで、自己の保持しているデータの空間IDが、インストラクションに関連 ○ している場合には、メモリモジュールのMPUは、以下の手順にしたがって、配 □ 列の結合を実現する。

上記図16に示す場合に、関連する各メモリモジュール14は、空間ID「10」および空間ID「11」の双方の要素を保持している場合に、空間ID「11」に関する空間ID管理テーブルの値を更新する。より具体的には、空間ID「10」に関する「全サイズ」の値を参照して、その論理開始アドレスを再度算出する(たとえば、図17の符号1701、1702参照)。また、関連する各メモリモジュールは、空間ID管理テーブル中の「全サイズ」の値を、二つの配列をくみ合わせたサイズに対応するものに更新する(たとえば、図17の符号1703参照)。図17は、このようにして得られた配列1710、および、各メモリモジュール14-1~14-xにおける空間ID管理テーブル(たとえば、符号1711、1712参照)を示す図である。

[0047]

図18は、空間ID「10」を有する配列を、空間ID「10」を有する配列と、空間ID「11」を有する配列に分割する一例を示す図である。図18(a)に示す、空間ID「10」を有する配列の分解点を定め、分解点より前方に位



[0048]

この場合にも、CPU12が、制御信号ライン25を介して、「空間ID「10」の配列を、分解点を境にして、空間ID「10」の配列と空間ID「11」の配列とに分解する」旨のインストラクションを発すると、各メモリモジュール14は、図11のステップ1101ないしステップ1106に略対応する処理を実行し、メモリモジュールのうち、インストラクションに関連するもの(図18の例では、メモリモジュール14-1~14-x)が、所定の処理を実行する。たとえば、MPU36は、分解点より後方に位置する要素を収容している場合に、空間ID「011」に関する空間ID管理テーブル中の種々の値を作成するとともに、空間ID「010」に関する空間管理IDテーブルのうち、全サイズに関する値を更新する。また、分解点より前方に位置する要素のみを収容している場合にも、メモリモジュールのMPU36は、空間ID「010」に関する空間管理IDテーブルのうち、全サイズに関する値を更新する。図19は、このようにして得られた配列1901、1902、および、各メモリモジュール14-1~14-xにおける空間ID管理テーブル(たとえば、符号1911、1912および1913参照)を示す図である。

[0049]


[多空間メモリのより具体的な動作:パラレルコピー]

次に、多空間メモリの下で、場合によっては組み替え可能バスを利用したパラ レルコピーにつき、簡単に説明を加える。

たとえば、CPU12からの単一のインストラクションにしたがって、図20に示すように、一方のメモリモジュール群140から、他のメモリモジュール群141へのデータのパラレルコピーを実現することができる。パラレルコピーには以下の態様が考えられる。

[0050]

(1) 一方のメモリモジュール群140には単一のメモリモジュールが含まれ、 他方のメモリモジュール群には、複数のメモリモジュールが含まれる場合。



[0051]

前者においては、コピー元の要素を収容しているメモリモジュール14のMP U36は、CPU12から制御信号ライン25を介して与えられたインストラク ション(たとえば、ある空間IDを有する配列中の所定の要素を、空間ID8、 9、10の配列としてコピーせよという指令)を受理して、RAMコア34から 指定された要素を所定のバス上に出力する。その一方、コピー先となるMPU3 6 も、同一のインストラクションの受理に応答して、バスから出力された要素を 受理して、これをRAMコア34の所定の領域に記憶するとともに、自己の空間 I D管理テーブルを更新する。

[0052]

後者においては、複数のバスを利用して、一方のメモリモジュール群140中 のメモリモジュールからのデータを、それぞれ、他方のメモリモジュール群14 1の対応するメモリモジュールに与えることが可能である。この場合には、CP □ U12は、スイッチ28およびスイッチ30を、所定のメモリモジュール間のデ 🗎 ータの授受が可能なように制御すれば良い。

[0053]

[多空間メモリのより具体的な動作:隠れ更新など]

本実施の形態にかかる多空間メモリを用いて、添字変換により、入力された添 え字を変換して、変換済みの添え字によって、配列を指定し、さらに、配列の要 素に値を修飾することができる。ある処理が終了して、コミットすることにより 、添字変換や値修飾が不要となったときに、各メモリモジュールのMPUは、当 該配列に関する空間ID管理テーブルを書きかえてリマッピングを実行すること により、瞬時に添字変換を解消することができる。その一方、値修飾自体は、実 際のRAMコアに記憶された要素を更新する必要があるため、時間を要する。し たがって、各メモリモジュールにおいて、変換済フラグを設け、値修飾が反映さ れた要素が、実際にRAMコアに記憶した後に、当該要素に対応するフラグを「 1」にセットされる。このようにすれば、あるプロセスにおいて、変換フラグを

参照して、これが「1」である場合には、値修飾を経る必要がなく、その一方、 変換フラグが「0」であるバイには、値修飾を経る必要があることを容易に知る ことができる。したがって、実質的にコミットを瞬時に実現することができる。

さらに、本実施の形態にかかる多空間メモリを用いれば、図21に示すように 、ネスト構造の値修飾についても、変換済フラグを設け、この変換済フラグを参 照することにより、値修飾を経る必要の有無を知ることが可能となる。

[0054]

[多空間メモリおよび組み替え可能バスの利用:ソート(その1)]

本実施の形態においては、多空間メモリおよび組み替え可能バスを利用するこ とにより、CPU12からの単一のインストラクションに基づき、並列的にソー ト処理を実行することが可能となる。以下、本実施の形態における並列的なソー


ト処理を実行することが可能となる。以下、本実施の形態における並列的なソート処理につき説明を加える。

図23および図24は、本実施の形態にかかるソート処理の流れを説明するための図である。このソート処理では、大きく分けて、図23に示す処理(存在数 の確定および累計の算出)と、図24に示す処理(レコード番号の転送)とに分 □ けて考えることができる。

[0055]

この実施の形態にかかるソート処理を実現するために、本実施の形態において は、レコード番号を格納したレコード番号配列、ある項目に関する実際の項目値 を格納した値リスト、および、レコード番号配列からの値(レコード番号)を入 力として、対応する値リストの格納位置を示すポインタ値を出力するように構成 された値リストへのポインタとを利用している。すなわち、レコード番号から、 対応する位置の値リストへのポインタ値が参照され、そのポインタ値にしたがっ て、実際の項目値が指定されるようになっている(図25参照)。

まず、CPU12が、必要なインストラクションを、制御信号ライン25を介 して、各メモリモジュール14に与えると、各メモリモジュールにて、図11の ステップ1101ないしステップ1106に略同等の処理が実行される。また、 関連するメモリモジュールのうち、レコード番号を格納したメモリモジュールか らの通知にしたがって、CPU12は、レコード番号を格納した一連のメモリモ



[0056]

次いで、値リストへのポインタ配列を格納したメモリモジュールからの通知にしたがって、CPU12は、上記値リストへのポインタ配列を格納した一連のメモリモジュール(第2のメモリモジュール群2302)の出力を、あるバス(「第2のバス」と称する)に接続するように、スイッチ28、30を制御する。

さらに、他の一連のメモリモジュール(第3のメモリモジュール群2303) においては、値リストへのポインタと同一サイズ(同じ要素数)の「存在数配列」のための領域が確保され、かつ、各要素が「0」に初期化される。さらに、第3のメモリモジュール群の入力を、上記第2のバスと接続する。

[0057]

次いで、レコード番号配列の先頭から順に、レコード番号が第1のバスに送出される。これは、第1のメモリモジュール群2301において、各メモリモジュールのMPU36が、空間ID管理テーブルを参照して、自己が第1のバスにデータを出力するタイミングを検出して、所定のレコード番号を送出することにより実現される。

レコード番号は、第1のバスを介して、第2のメモリモジュール群2302を構成するメモリモジュールの各々に与えられる。各メモリモジュールのMPU36は、自己の空間ID管理テーブルを参照して、自己が管理する値リストへのポインタ配列に関連するレコード番号が入力されたことを検出し、当該入力に対応するポインタ値を第2のバスに出力する。

[0058]

ポインタ値は、第2のバスを介して、第3のメモリーのジュール群を構成する メモリモジュールの各々に与えられる。各メモリモジュールのMPU36は、自 己の空間ID管理テーブルを参照して、自己が管理する値リストのポインタ配列 に関連するポインタ値が与えられたことを検出し、存在数配列において、ポイン タ値に対応する位置の要素をインクリメントする。この動作を繰り返すことによ り、項目値が何度レコード番号により指されているか(ポイントされているか) を知ることができる。

上記存在数配列のための一連の処理が終了すると、ソートされたレコード番号を格納する配列を作成するために、一連のメモリモジュールに、一定の領域が確保される。この一連のメモリモジュールを、第4のメモリモジュール群2304と称する。CPU12は、先の処理に利用した第3のメモリモジュール群の出力と、第4のメモリモジュール群の入力とを、バス(「第3のバス」と称する)を介して接続するように、スイッチ28、30を制御する。


[0059]

このような準備が終了した後に、ソート処理が実行される。より具体的には、 レコード番号配列の先頭から、レコード番号が第1のバスを介して、第2のメモ リモジュール群を構成するメモリモジュールに与えられる。第2のメモリモジュ ール群中の所定のメモリモジュールにおいては、MPU36がレコード番号の受 理に応答して、ポインタ値を、第2のバスを介して、第3のモジュール群に伝達 する。

次いで、第3のメモリモジュール群のうち、所定のメモリモジュールにおいて、MPU36が、ポインタ値に基づき、関連する存在数配列を参照して、レコード番号の格納位置を決定する。これにより、レコード番号およびその格納位置が、が当該メモリモジュールから、第3のバスに送出される。したがって、第4のメモリモジュール群の所定のメモリモジュールにおいて、MPU36が、レコード番号を、所定の格納位置に配置する。この処理を繰り返すことにより、第4のメモリモジュール群に、ソートされたレコード番号の配列(図24の符号2410)を作成することができる。

[0060]

たとえば、図23に示す処理を、パイプライン処理にすることができる。すなわち、第1のバスにおいて、あるレコード番号「p」が伝達されている際に、第2のバスにおいては、レコード番号「p-1」に関するポインタ値「P(p-1)」が伝達され得る。また、同様に、図24に示す処理も、パイプライン処理にすることが可能である。この場合にも、第1のバスにおいて、あるレコード番号「p」が伝達されている際に、第2のバスにおいては、レコード番号「p-1」



[0061]

このようなパイプライン処理の処理時間につき、以下のような結果が得られた。まず、図23の処理に関して、第1のバスないし第4のバスが、それぞれ、128ビットであり、それぞれ、12.8GB/秒の転送能力があると考え、また、レコード番号やポインタ値が、それぞれ、32ビット整数であると仮定した。いま、レコード数が10億個の場合に、上記処理では、40億バイトの転送が発生するが、パイプライン処理を実行するため、4G/12.8G=0.3125秒にて完了することが分かった。

同様に、図24の処理に関して、同様の転送能力およびデータサイズを仮定すると、レコード数が10億個の場合に、80億バイトの転送が発生するが、本実施の形態によれば、パイプライン処理の実行により、8G/12.8G=0.625秒にて処理を完了することができる。

[0062]

[多空間メモリおよび組み替え可能バスの利用:ソート(その2)]

次に、他の手法によるソート処理につき簡単に説明を加える。このソート処理においても、まず、レコード番号配列を格納したメモリモジュールからなる第1のメモリモジュール群(図26の符号2601参照)の出力と、第1のバスとが接続され、かつ、値リストへのポインタ配列を格納したメモリモジュールからなる第2のメモリモジュール群2602の入力が、第1のバスと接続される。これにより、第1のメモリモジュール群2601の出力が、第1のバスを介して、第2のメモリモジュール群2602に伝達可能となる。

その一方、第2のメモリーモジュール群2602と、同一の数の空間IDを有する配列の領域が、第3のメモリモジュール群2603に確保されるとともに、第2のメモリモジュール群2602の出力と、第3のメモリモジュール群の入力とが、第2のバスを介して接続される。

[0063]

次いで、第1のメモリモジュール群2601において、あるレコード番号を収容するメモリモジュールのMPU36が、当該レコード番号を、第1のバスに送出すると、第2のメモリモジュー群2602の所定のメモリモジュールにおいて、MPU36がこの受理に応答して、対応するポインタ値から、空間IDを算出し、レコード番号および空間IDを、第2のバスに送出する。

[0064]

第3のメモリモジュール群において、当該空間IDおよびレコード番号に基づき、所定のメモリモジュール36が起動し、当該空間IDを有する配列の末尾に、与えられたレコード番号を配置する。このような処理を全てのレコード番号について実行した後に、第3のメモリモジュール群において、各メモリモジュールのMPU36は、自己の有する配列を結合するための処理を実行する。このような手法によっても、高速なソート処理を実現することができる。

[0065]

[多空間メモリおよび組み替え可能バスの利用:検索(その1)]

また、本実施の形態においては、多空間メモリおよび組み替え可能バスを利用することにより、CPU12からの単一のインストラクションに基づき、並列的に検索処理を実行することができる。

図27および図28は、本実施の形態にかかる検索処理の流れを説明するための図である。この検索処理のために、レコード番号配列、値リストへのポインタ配列、値リストおよび後述する可否フラグ配列などが利用される。したがって、この例でも、図25のように、レコード番号、ポインタ値、項目値の順に、値が参照されるようになっている。

[0066]

まず、CPU12が、必要なインストラクションを、制御信号ライン25を介して、各メモリモジュール14に与えると、各メモリモジュールにて、図11のステップ1101ないしステップ1106に略同等の処理が実行される。また、関連するメモリモジュールのうち、値リストを格納したメモリモジュールからの通知にしたがって、CPU12は、値リストを格納した一連のメモリモジュール(第1のメモリモジュール群2701)の出力を、あるバス(「第1のバス」と

称する)に接続するように、スイッチ28、30を制御する。さらに、そのよう素数が値リストのものと同じである可否フラグ配列のための領域が、一連のメモリモジュール(第2のメモリモジュール群2702)に確保され、当該第2のメモリモジュール2702に属する各メモリモジュールのMPU36が、当該領域の要素を「0」に初期化する。

[0067]


次いで、第2のメモリモジュール群2702の入力が、第1のバスに接続される。次いで、CPU12から与えられた検索条件にしたがって、第2のメモリモジュール群の各メモリモジュールにおいて、MPU36が、値リスト中の検索条件に合致する項目値の位置を参照して、可否フラグ配列の対応する値を「1」にセットする。たとえば、検索条件が範囲であれば、二分割法などを用いれば良い。また、その他の条件であれば、要素ごとにその可否を判断すれば良い。

このような処理が終了した後に、検索が実行される。まず、レコード番号配列を格納した一連のメモリモジュール(第3のメモリモジュール群2703)の出力を、第1のバスに接続するとともに、値リストへのポインタ配列を格納した一連のメモリモジュール(第4のメモリモジュール群2704)の入力を、第1のバスに接続するよう、CPU12は、スイッチ28、30を制御する。また、第4のメモリモジュール群2702の入力とを、第2のバスと接続するように、CPU12は、スイッチ28、30を制御する。

[0068]

さらに、レコード番号の要素数と同じ要素数を有する配列のための領域が、一連のメモリモジュール(第5のメモリモジュール2705)に確保され、CPU 12は、その入力と、第2のメモリモジュール群2702の出力とが、第3のバスを介して接続されるように、スイッチ28、30を制御する。

このような処理の後に、レコード番号配列の先頭から順に、レコード番号が第 1のバスに送出される。これは、第3のメモリモジュール群2703において、 各メモリモジュールのMPU36が、空間ID管理テーブルを参照して、自己が 第1のバスにデータを出力するタイミングを検出して、所定のレコード番号を送



[0069]

レコード番号は、第1のバスを介して、第4のメモリモジュール群2704を構成するメモリモジュールの各々に与えられる。各メモリモジュールのMPU36は、自己の空間ID管理テーブルを参照して、自己が管理する値リストへのポインタ配列に関連するレコード番号が入力されたことを検出し、受理したレコード番号および当該入力に対応するポインタ値を第2のバスに出力する。

ポインタ値は、レコード番号とともに、第2のバスを介して、第3のメモリーのジュール群を構成するメモリモジュールの各々に与えられる。各メモリモジュールのMPU36は、自己の空間ID管理テーブルを参照して、自己が管理する可否フラグ配列の位置と同じ位置を示すポインタ値が与えられたことを検出し、当該ポインタ値が示す可否フラグが、「0」であるか「1」であるかを判断する。次いで、可否フラグが「1」の場合には、関連するレコード番号が、第3のバスを介して、第5のメモリモジュール群2705に与えられる。

[0070]

第5のメモリモジュール群2705においては、各メモリモジュールのMPU36は、自己の空間ID管理テーブルを参照して、自己が管理するヒット情報格納用配列の位置と同じ位置を示すレコード番号が与えられたことを検出し、その位置の要素を「1」にする。このような処理を所定のレコード番号に関して繰り返し、ヒット情報格納用配列にて「1」である要素を取り出すことにより、検索が完了する。

[0071]

ソート処理と同様に、上記検索処理でも、図27を参照して説明した処理、および、図28を参照して説明した処理を、それぞれ、パイプライン処理にて実現することができる。検索処理におけるパイプライン処理の処理時間につき、以下のような結果が得られた。

バスの転送能力、および、各要素のビット数は、ソート処理と同様であると考えた。レコード数が10億個の場合に、上記検索処理では、80億バイトの転送が発生するが、パイプライン処理を実行するため、8G/12.8G=0.62

4秒にて完了することが分かった。

[0072]

さらに、本検索処理を用いれば、AND、OR或いはNOTなどを組み合わせた複数項目の検索を実現することもできる。より具体的には、各項目につき、ヒット情報格納用配列を作成し、これら配列の要素間での論理演算を行えば良い。

<u>たとえば、二つの項目のAND或いはOR検索では、ヒット情報格納用配列の</u>要素の転送(10億バイト)が行われる。したがって、その処理時間は、(10 G/8)/12.8G=0.098秒だけ必要であることが理解できる。

[0073]

なお、さらに高速化を図るために、AND検索の場合には、二つの検索処理を 実行するメモリモジュール群を縦列に接続すれば良い。また、第4のメモリモジュール群と第2のメモリモジュール群を、同一の複数のメモリモジュールにて構 成できるように、配列を配置すれば、ボトルネックを解消することができ、これ により、略2倍の処理速度を得ることが可能となる。

[0074]

本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。

たとえば、前記実施の形態においては、本発明を、コンピュータシステムに適用しているがこれに限定されるものではなく、パーソナルコンピュータなどに接続可能なコンピュータボードに適用することもできる。この場合には、図1において、CPU12、メモリユニット14、バス24等がボード上に搭載され、これが、本発明における情報処理ユニットを構成する。

[0075]

また、CPU12とメモリモジュール14との間、および/または、メモリモジュール14間を接続するバスの組の数は、前記実施の形態に限定されるものではなく、コンピュータシステムを搭載する回路基板の大きさ、各バスのビット数などを考慮して適宜決定することができる。また、前記実施の形態においては、メモリモジュールの入出力とバスとの接続を規定するためのスイッチ28と、C

PUとメモリモジュールとの間、メモリモジュール間で、バスの切断することができるスイッチ30とを設けている。スイッチ30を設けることにより、たとえば、あるバス(図1のバス24-4参照)を、CPUモジュール12とメモリモジュール14-1とのデータ授受のために利用するとともに、同時に、メモリモジュール14-2とメモリモジュール14-3との間のデータ授受のために利用することができる(この場合に、スイッチ30-5をオフにすれば良い)。したがって、より有効にバスを利用することが可能となっている。しかしながら、バスの組を数を十分に大きくできる場合、或いは、メモリモジュールの数が比較的少ない場合には、スイッチ30を必ずしも設けなくて良い。

[0076]

また、本明細書において、制御信号ライン25を介して、CPU12からのインストラクションが与えられることを記載したが、制御信号ライン25を介して、インストラクションのほか、クロックなど、各メモリモジュールが同期して作動するための種々の制御信号が与えられ、かつ、各メモリモジュールからCPU12への所定の信号(たとえば、エラー信号や、データ受理を示す信号)が与えられていることは言うまでもない。

さらに、本明細書において、一つの手段の機能が、二つ以上の物理的手段により実現されても、若しくは、二つ以上の手段の機能が、一つの物理的手段により 実現されてもよい。

[0077]

【発明の効果】

本発明によれば、分散メモリー型において、単一命令により種々のメモリーに 記憶された配列中の要素を入出力し、著しく高速な並列処理を実現可能なコンピ ュータアーキテクチャを提供することが可能となる。

【図面の簡単な説明】

- 【図1】 図1は、本発明の実施の形態にかかるコンピュータシステムの構成を示すブロックダイヤグラムである。
- 【図2】 図2は、本実施の形態にかかるメモリモジュールの概略を示すブロックダイヤグラムである。


- 【図3】 図3は、単一メモリ空間における一連のデータの配置を示す図である。
- 【図4】 図4は、本発明に係る多空間メモリにおける一連のデータの配置を示す図である。
- 【図5】 図5は、本実施の形態におけるアドレスリマッピングを説明するための図である。
 - 【図6】 図6は、本実施の形態における値修飾を説明するための図である。
- 【図7】 図7は、本実施の形態にかかるメモリモジュール間のパイプライン 処理の概略を示す図である。
- 【図8】 図8は、本実施の形態にかかる多空間メモリの下での、メモリモジ ユール14の構造を説明するための図である。
 - 【図9】 図9は、多空間メモリの下での、メモリモジュール14の構造を説明するための図である。
 - 【図10】 図10は、多空間メモリの下での、メモリモジュール14の構造を説明するための図である。
 - 【図11】 図11は、ある空間ID中の所定の範囲の要素を削除するという インストラクションを受理した各メモリモジュールにて実行される処理を示すフ ローチャートである。
 - 【図12】 図12は、削除される要素と、メモリモジュールにて保持している要素の配置との関係を示す図である。
 - 【図13】 図13は、ある空間ID中の所定の範囲の要素を削除するという インストラクションを受理した各メモリモジュールにて実行される処理を示すフ ローチャートである。
 - 【図14】 図14は、ある空間IDの配列の末尾に要素を追加するというインストラクションを受理した各メモリモジュールにて実行される処理を示すフローチャートである。
 - 【図15】 図15は、本実施の形態にかかる配列の結合および配列の分割を 説明するための図である。
 - 【図16】 図16は、本実施の形態において、空間ID「10」を有する配

列および空間ID「11」を有する配列、並びに、これらがメモリモジュール中 に収容された状態を示す図である


- 【図17】 図17は、本実施の形態において、配列の結合により得られた配列、および、各メモリモジュールにおける空間ID管理テーブルを示す図である
- 【図18】 図18は、本実施の形態において、空間ID「10」を有する配列を、空間ID「10」を有する配列と、空間ID「11」を有する配列に分割する一例を示す図である。
- 【図19】 図19は、本実施の形態において、配列の分割により得られた配列、および、各メモリモジュールにおける空間ID管理テーブルを示す図である
- 【図20】 図20は、本実施の形態かかる、一方のメモリモジュール群から、他のメモリモジュール群へのデータのパラレルコピーを示す図である。
- 【図21】 図21は、本実施の形態にかかる変換済みフラグの利用を説明するための図である。
- 【図22】 図22は、本実施の形態にかかる変換済みフラグの利用を説明するための図である。
- 【図23】 図23は、本実施の形態にかかるソート処理の流れを説明するための図である。
- 【図24】 図24は、本実施の形態にかかるソート処理の流れを説明するための図である。
- 【図25】 図25は、本実施の形態において、レコード番号から項目値が特定されるまでのデータの参照手順を示す図である。
- 【図26】 図26は、本実施の形態にかかる他のソート処理の流れを説明するための図である。
- 【図27】 図27は、本実施の形態にかかる検索処理の流れを説明するための図である。
- 【図28】 図28は、本実施の形態にかかる検索処理の流れを説明するための図である。


【符号の説明】

	1 0	コンピュータシステム
	1 2	CPUモジュール
	1 4	メモリモジュール
	1 6	固定記憶装置
	18	入力装置
	2 0	表示装置
	2 2	レガシーメモリ
	2 4	バス
	2 5	制御信号ライン
E TO A STATE OF THE STATE OF TH	2 6	バス
2 122.	28,30	スイッチ
	3 2	クロックバッファ
interest in	3 4	RAMJY
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	3 6	MPU
	3 8	I/O




【図1】






	g6 G 31					
	29 (•	 	 	
1	28 28 28					
	27					
	26					
	25 4 25					
	3 2					
	22.7	•				
	21					
	g3 D g4 E g5 F F F F F F F F F	-				
!	60 10					
!						
	9					
	<u>一の使用</u> C 9 10 11 12 13 14 15 16					
	0 7					
	5	>>>> 0000 ¤¤¤¤ ¤¤¤¤				
	12	0000				
	の使用 10 11	>>>>				
		820 820 820				
	<u> </u>	ო ი ←				
	上でのメモリ 暦 g2 5 6 7 8	·· K				
	6 W 6	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・				
- :	2 4 5	サイス: サイス: サイス: サイス: ナイス:				
	[一メモリー空間 <u>。</u> A g ¹ 3 1 2 3 4 5	サーリモ				
	-[::	ノモメ協一リモメ				
	× 4 -	七人用可				
		全メモリーサイン 使用メモリーサ・ 未使用メモリー・ 格約可能メモリー・				
	- 8000	·· — ·· · · · ·				
	<u> </u>					


【図4】


























【図10】




【図11】




【図12】






【図13】

図13









【図15】

図15

(a)




(b)




200 mm



【図16】




【図17】






【図18】












【図20】








【図22】



【図23】



【図24】









図25








【図27】





[図28]





要約書

【要約】

【課題】 分散メモリー型において、著しく高速な並列処理を実現可能なコン ピュータアーキテクチャを提供する

【解決手段】 コンピュータシステム10は、CPUモジュール12と、それぞれがMPU36およびRAMコア34とを有する複数のメモリモジュール14と、CPUとメモリモジュールとの接続やメモリモジュール間の接続をなす複数組のバス24とを備え、CPU12から与えられるインストラクションにより、各メモリモジュールが作動する。所定の関連を有する一連のデータには、空間IDが付与され、各メモリモジュールが、少なくとも、当該空間ID、自己が管理する一連のデータの部分に関する論理アドレス、一連のデータのサイズを含むテーブルを管理し、かつ、受理したインストラクションに、自己が管理する一連のデータの部分が関与しているか否かを判断して、RAMコアに記憶されたデータに関する処理を実行する。

【選択図】 図1

認定・付加情報

特許出願の番号

平成11年 特許願 第263793号

受付番号

59900905723

書類名

特許願

担当官

第七担当上席

0096

作成日

平成11年 9月24日

<認定情報・付加情報>

【提出日】

平成11年 9月17日

出願人履歴情報

識別番号

[599074648]

1. 変更年月日

1999年 5月31日

[変更理由]

新規登録

住 所

東京都台東区松が谷1-9-12 SPKビルディング604

异

氏 名

ターボデータラボラトリー有限会社

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2001年3月29日(29.03.2001)

PCT

(10) 国際公開番号 WO 01/22229 A1

(51) 国際特許分類7:

G06F 12/06, 13/16, 15/167

神奈川区松見町4丁目 1101番地7コートハウス菊名

(21) 国際出願番号:

PCT/JP00/05947

804号 Kanagawa (JP).

(22) 国際出願日:

2000年9月1日(01.09.2000)

(74) 代理人: 弁理士 窪田英一郎, 外(KUBOTA, Eiichiro et al.); 〒107-0052 東京都港区赤坂2丁目21番8号 赤坂 山田ビル1階 Tokyo (JP).

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(81) 指定国 (国内): CA, CN, KR, US.

(30) 優先権データ:

特願平11/263793 1999年9月17日 (17.09.1999) (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

(71) 出願人 (米国を除く全ての指定国について): ターボ データラボラトリー有限会社 (TURBO DATA LAB-ORATORY INC.) [JP/JP]; 〒111-0036 東京都台東区松 が谷1-9-12 SPKビルディング 604号 Tokyo (JP).

添付公開書類:

国際調査報告書


(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 古庄晋二 (FU-RUSHO, Shinji) [JP/JP]; 〒221-0005 神奈川県横浜市

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: PARALLEL COMPUTER ARCHITECTURE, AND INFORMATION PROCESSING UNIT USING THE ARCHITEC-TURE

(54) 発明の名称: 並列コンピュータのアーキテクチャおよびこのアーキテクチャを利用した情報処理ユニット



(57) Abstract: A distributed-memory computer architecture is provided that is capable of extremely high-speed processing. A computer system (10) comprises a CPU module (12), a plurality of memory modules (14) each provided with a MPU (36) and a RAM core (34), and a plurality of buses (24) for connections between the CPU module and the memory modules and between the memory modules. The memory modules operate according to instructions given by the CPU (12). A space ID is given to a series of data associated with one another. Each memory module manages at least such space IDs, logical addresses of the series of data portions managed by the memory itself, and a table containing the size of the series of data. Each memory module also decides whether the series of data portions managed by the memory itself is involved in a received instruction, and processes the data stored in the RAM core.

(57) 要約:

分散メモリ型において、著しく高速な並列処理を実現可能なコンピュータアーキテクチャを提供する。コンピュータシステム10は、CPUモジュール12と、それぞれがMPU36およびRAMコア34とを有する複数のメモリモジュール14と、CPUとメモリモジュールとの接続やメモリモジュール間の接続をなす複数組のバス24とを備え、CPU12から与えられるインストラクションにより、各メモリモジュールが作動する。所定の関連を有する一連のデータには、空間IDが付与され、各メモリモジュールが、少なくとも、当該空間ID、自己が管理する一連のデータの部分に関する論理アドレス、一連のデータのサイズを含むテーブルを管理し、かつ、受理したインストラクションに、自己が管理する一連のデータの部分が関与しているか否かを判断して、RAMコアに記憶されたデータに関する処理を実行する。

Declaration and Power of Attorney for Patent Application

特許出願宣言書及び委任状

Atty. Dkt.:

Japanese Language Declaration

日本語宣言書

私は、以下に記名された発明者として、ここに下記の通り宣言する:	As a below named inventor, I hereby declare that
私の住所、郵便の宛先そして国籍は、私の氏名の後に記載された通りである。	My residence, post office address and citizenship are as stated next to my name
下記の名称の発明について、特許請求範囲に記載され、且つ特許が 求められている発明主題に関して、私は、最初、最先且つ唯一の発明 者である(唯一の氏名が記載されている場合)か、或いは最初、最先 且つ共同発明者である(複数の氏名が記載されている場合)と信じて いる。	I believe I am the original, first and sole inventor (if only one name is listed below) or an original, first and joint inventor (if plural names are listed below) of the subject matter which is claimed and for which a patent is sought on the invention entitled PARALLEL COMPUTER ARCHITECTURE, AND INFORMATION PROCESSING UNIT USING THE ARCHITECTURE
上記発明の明報書はここに添付されているが、下記の欄がチェックされている場合は、この限りでない:	the specification of which is attached hereto unless the following box is checked. was filed onSeptember 1, 2000
私は、上記の補正書によって補正された、特許請求範囲を含む上記明細書を検討し、且つ内容を理解していることをここに表明する。	I hereby state that I have reviewed and understand the contents of the above identified specification, including the claims, as amended by any amendment referred to above
私は、達邦規則法典第37編規則1.56に定義されている、特許 性について重要な情報を掲示する義務があることを認める。	I acknowledge the duty to disclose information which is material to patentability as defined in Title 37, Code of Federal Regulations, Section 1.56.

Burden Hour Statement This form is estimated to take 0.4 hours to complete. Time will vary depending upon the need of the individual case. Any comments on-the amount of time you are required to complete this form should be sent to Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner of Patents and Trademarks, Washington, DC 20231

PTO/SB/106 (5-00)

Approved for use through 10/31/02. OMB 0651-0032

Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number

Japanese Language Declaration (日本語宣言書)

私は、ここに、以下に記載した外国での特許出願または発明者証の 出願、或いは米国以外の少なくとも一国を指定している米国法典第3 5編第365条(a)によるPCT国際出願について、同第119条(a) -(d)項又は第365条 (b)項に基づいて優先権を主張するとともに、

I hereby claim foreign priority under Tritle 35, United States Code, Section 119(a)-(d) or 365(b) of any foreign application(s) for patent or inventor's certificate, or 365(a) of any PCT International application which designated at least one country other than the United States

特許出願または発明者証の出願	「日よりも前の出版日を有する外国での 「、成いはPCT国際出版については、 ・チェックすることにより示した。	listed below and have also identified below, by checking the box, any foreign application for patent or inventor's certificate, or PCT International application having a filling date before that of the application for which priority is claimed		
Prior Foreign Application(s) 外国での先行出顧			Prionty Not Claimed 優先権主張なし	
11/263793	Japan	September 17, 1999		
(Number)	(Country)	(Day/Month/Year Filed)		
(番号)	(国名)	(出願日/月/年)		
(Number)	(Country)	(Day/Month/Year Filed)		
(番号)	(国名)	(出顧日/月/年)		
私は、ここに、下記のいかな	る米国仮特許出版についても、その米	I hereby claim the benefit under Ti	ritle 35, United States Code, Section ional application(s) listed below	
国法典第35編119条 (e)項	の利益を主張する。	119(e) of any United States provis		
(Application No.)	(Filing Date)	(Application No.)	(Filling Date)	
(出願番号)	(出版日)	(出版番号)	(出願日)	
東第35編第120条に 本い で の を と で の を と	なる米国活動についても、その米国法か 利本を主角し、1000円の大型を指定づく 大学をは、1000円の大型を開発を主角では、1000円の大型では、1000円の大型の大型の大型の大型の大型の大型の大型の大型の大型の大型の大型の大型の大型の	I nereby claim the benefit under Ti 120 of any United States application International application designating, and, insofar as the subject matter of application is not disclosed in the programment of Title 35. United States Code Sector disclose information which is ma Title 37. Code of Federal Regulation available between the filling date of national or PCT International filing	In the United States, listed below of each of the claims of this strior United States or PCT oner provided by the first paragraph than 112, I acknowledge the duty tenial to patentability as defined in ms. Section 1 56 which became the prior application and the	
(Application No.)	(Filing Date)	(Status: Patented, Pending, Abandoned)		
(出顧器号)	(出願日)	(現況:特許許可、係属中、放案)		
(Application No.)	(Filing Date)	(Status: Patented, Pending, Aba		
(出版番号)	(出版日)	(現況:特許許可、係属中、)		
且つ情報と信ずることに基づく! を宜言し、さらに、故意に虚偽 第18編第1001条に基づき、 により処罰され、またそのよう! たはそれに対して発行されるい	身の知識に係わる陳述が真実であり、 順述が、真実であると信じられること の陳述などを行った場合は、米国法典 、罰金または拘禁、若しくはその両方 な故意による虚偽の陳述は、本出顧ま かなる特許も、その有効性に問題が生 行われたことを、ここに宣言する。	I hereby declare that all statements knowledge are true and that all stat and belief are believed to be true; a were made with the knowledge that like so made are punishable by fine Section 1001 of Title 18 of the Unite willful false statements may jeopard or any palent issued thereon.	ements made on information and further that these statements willful false statements and the or imprisonment, or both, under ad States Code and that such	

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number

Japanese Language Declaration (日本語宣言書)

委任状: 私は本出願を審査する手続を行い、且つ米国特許商標庁と の全ての業務を遂行するために、記名された発明者として、下記の弁 護士及び/または弁理士を任命する。 (氏名及び登録番号を記載する こと)

POWER OF ATTORNEY: As a named inventor, I hereby appoint the following attorney(s) and/or agent(s) to prosecute this application and transact all business in the Patent and Trademark Office connected therewith (fist name and registration number)

B. Franklin Griffin, Jr., Reg. No. 19,334; Joerg-Uwe Szipl, Reg. No. 31,799; W. Scott Ashton, Reg. No. 47,395; Ronald C. Harris, Jr., Reg. No. 48,901

15
/11)
(7)

すること)

直通電話連絡先: (氏名及び電話番号)

Send Correspondence to:

GRIFFIN & SZIPL, P.C. Suite PH-1 2300 Ninth Street, South Arlington, Virginia 22204 Customer No. 24203

Direct Telephone Calls to: (name and telephone number)

(Supply similar information and signature for third and subsequent

Telephone: (703) 979-5700 Facsimile: (703) 979-7429

	Full name of sole or first inventor	
•	FURUSHO, Shinji	
日付	Inventor's signature	Date
		,
	Residence	
me, Kanagawa-ku, Yokoham	a-shi, <u>Kanagawa 2</u> 21-0005 Japan 🧠	PK
	Citizenship	
	Japan	
	Post Office Address	
	same as above	
日付	Second inventor's signature	Date
	Residence	
	Citizenship	
	Post Office Address	
·		
	me, Kanagawa-ku, Yokoham	FURUSHO, Shinji Inventor's signature Residence Me, Kanagawa-ku, Yokohama-shi, Kanagawa 221-0005 Japan Citizenship Japan Post Office Address same as above Full name of second joint inventor, if an B付 Second inventor's signature Residence Citizenship

joint inventors.)